

プロジェクトメンバー：電気・電子情報工学系 滝川浩史、針谷達、坂東隆宏

プロジェクトの目的

「機能集積化知能デバイスの開発・研究」に使用が期待される新機能性材料の製造・加工法ならびに評価技術、およびこれらの材料を用いた①～④の要素技術の開発研究を行う。


- ① フィルタードアークプラズマ蒸着システムとドロップレットフリーな高機能膜合成と応用検討
- ② 多源薄膜合成装置の開発と機能性多層薄膜の合成・評価
- ③ 大気圧低温プラズマを用いた水・ガス処理技術の開発と応用
- ④ **プラズマCVD法を用いた高機能性薄膜の合成と評価**

2021年度の目的と成果

パルスアークプラズマジェットCVD法を用いた硬質アモルファスカーボン(DLC)の高速成膜

-新規開発したプラズマジェット源を用いて、DLCの高速成膜を試みた。C₂H₂を炭素原料ガスとし、Arと混合したC₂H₂/Ar混合プラズマジェットをSi基板上に照射することで、従来プラズマCVD法に比べ、一桁以上速い成膜速度を得た。

パルスアークプラズマジェットCVD装置



成膜条件

- 基板 Si (20 mm × 20 mm)
- ガス条件
 - 到達圧力 4.0 × 10⁻² Pa以下
 - Ar流量 1000 sccm
 - C₂H₂流量 500 sccm
 - プロセス圧力 87 Pa
 - バルブ開度 100%


■ プラズマジェット用パルス電源

- ▶ KJ08-3750, 栗田製作所
- ▶ 入力電力 500 W
- ▶ 周波数 30 kHz
- ▶ パルス幅 2.0 μs

◆ 基板ステージ放電用DCパルス電源

- ▶ DPG-5P, アルバック
- ▶ **基板バイアス電圧 0(接地) ~ -550 V**
- ▶ 周波数 40 kHz
- ▶ パルス幅 24.6 μs

基板バイアス電圧に対する成膜速度の変化



- ① 基板バイアス電圧が増加すると、成膜速度が**指数関数的**に増加
- ② Pulse -550 Vの時、成膜速度2500 nm/minを到達

従来法との比較

高速成膜かつ硬いDLC膜
→従来手法を大きく超え、
DLCとして必要な硬さも持つ

